作者：chinarml

链接：
http://bbs.eetop.cn/thread-878287-1-1.html

最初开始学习时在这里下载了很多脚本用于学习，现在能自己写脚本了，把感觉很有用的几个脚本分享出来给大家。

后续会陆续增加，因为脚本是在linux中编写和调试的，而上传到eetop上的是在windows上手打的，并没有再经过测试。

蓝字关注我们

看到论坛里的一个比较早的帖子，论坛网友 xuhongwei 上传了一个自己用Skill编写的俄罗斯方块游戏源码，觉得比较有意思，现在分享给大家。

链接：

软件介绍

aardio 小、轻、快，轻便利索，体积仅 6.5MB，学习和使用成本极低。aardio 虽然小，但提供了惊人数量的开源标准库、扩展库 - 这些库基本都是由纯 aardio 代码实现，涉及到了桌面编程的方方面面。aardio 中的所有库基本都是由作者一个人编写，所以拥有良好的一致性。aardio为 每一个库的每一个接口函数都编写了文档，并且提供了大量的演示范例。aardio 使用流行的类 C 语法(非常接近 Javascript )，在设计中尽可能地避免哗众取宠、标新立异，并且吸取和借鉴流行语言的习惯用法。不少 aardio 用户都表示只要有一点编程基础，aardio 几乎不用特别学习，看几天就会用了，仅仅是复制拼凑范例都能快速开发出不错的软件。

来源：EETOP论坛 作者：曹嘉辉

本文共28页，由于文章中有较多的数学公式，不太便于微信编辑，所以这里仅给出第一章的内容，大家可以到论坛下载该技术文章及代码。

http://bbs.eetop.cn/thread-878883-1-1.html

也可以直接前往github 下载verilog源码:

https://github.com/cjhonlyone/A-guide-of-CRC

来源：EETOP BBS 作者:qinzhanao

该资料为网友：qinzhanao 原创，已分享在EETOP论坛，非常适合FPGA入门学习与提高。

内容包括：

1. FPGA学习方法

2. SPI接口实现

3. UART接口实现

4. PS2接口实现

5. IIC接口实现

6. VGA几口实现

来源：EETOP 作者：ccpp123

略作了解后发现, MyHDL不是高层次综合, 它实际上是用Python的一些功能实现了一个Verilog仿真器, 能对用Python写的仿Verilog语言进行仿真, 并把Python代码翻译成Verilog. 省事的地方在于Python的简洁,以及可以很方便的看波形,还有可以和其它Python代码结合来进行仿真输入和查看仿真结果. 比如写图像处理的模块就很容易把图像输入进行仿真然后查看结果.

在Python MyHDL环境下仿真测试好的代码,翻译成Verilog后就可以直接拿去编译使用了,可以不需要再到ISE或Vivado中去仿真.也就是说MyHDL的仿真和翻译结果都是没有问题的.通过做这个项目俺已经能确认这一点. MyHDL的作者Jan Decaluwe是个设计芯片的工程师,用MyHDL设计过芯片, 所以在正确性上是没有问题的.